# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-348324

(43) Date of publication of application: 03.12.1992

(51)Int.CI.

G02F 1/136

G02F 1/133 G02F 1/1343

(21)Application number: 03-179736

(71)Applicant: HOSIDEN CORP

(22)Date of filing:

19.07.1991

(72)Inventor: UKAI YASUHIRO SUNADA TOMIHISA

SUNADA TORUNA

INADA TOSHIYA

(30)Priority

Priority number: 02194632

Priority date: 23.07.1990


Priority country: JP

# (54) LIQUID CRYSTAL DISPLAY ELEMENT

# (57)Abstract:

PURPOSE: To improve the display performance by increasing the degree of freedom of the design of capacity division voltages applied to liquid crystal capacitors prescribed by plural subordinate picture element electrodes of respective picture elements.

CONSTITUTION: The respective picture element electrodes of the liquid crystal display element are divided into the subordinate picture element electrodes 41, 42..., which are mutually separated by a gap Ga; and a control capacitor electrode 2 is provided at least partially opposite across the respective subordinate picture element electrodes and a 1st insulating film 3. A control capacitor electrode 2 form control capacitors in series with liquid crystal capacitors that the subordinate picture element electrodes 41, 42... form with a counter common electrode 6. An additional capacitor electrode 12 faces the subordinate picture element electrodes 41, 42... partially across a 2nd insulating film 11 is formed and then additional capacitors which are equivalently to the liquid crystal capacitors are connected.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

# (11)特許出顧公開番号

# 特開平4-348324

(43)公開日 平成4年(1992)12月3日

| (51) Int.Cl.* |        | 識別記号  | 庁内整理番号    | FI | 技術表示箇所 |
|---------------|--------|-------|-----------|----|--------|
| G 0 2 F       | 1/136  | 500   | 9018-2K   |    |        |
|               | 1/133  | 5 5 0 | 7820 – 2K |    |        |
|               | 1/1343 |       | 9018-2K   |    |        |

#### 審査請求 未請求 請求項の数14(全 14 頁)


| (21)出願番号               | 特願平3-179736                      | (71)出願人 | 000194918<br>ホシデン株式会社                          |
|------------------------|----------------------------------|---------|--|
| (22)出願日                | 平成3年(1991)7月19日                  | (72)発明者 | 大阪府八尾市北久宝寺1丁目4番33号<br>鵜飼 育弘                    |
| (31)優先権主張番号<br>(32)優先日 | 特願平2-194632<br>平 2 (1990) 7 月23日 | ·       | 兵庫県神戸市西区高塚台4-3-1 ホシ<br>デン株式会社開発技術研究所内          |
| (33)優先権主張国             | 日本 (JP)                          | (72)発明者 | 砂田 富久<br>兵庫県神戸市西区高塚台4-3-1 ホシ<br>デン株式会社開発技術研究所内 |
|                        |                                  | (72)発明者 | 稲田 利弥<br>兵庫県神戸市西区高塚台4-3-1 ホシ<br>デン株式会社開発技術研究所内 |
|                        |                                  | (74)代理人 | 弁理士 草野 卓                                       |

## (54) 【発明の名称】 液晶表示素子

### (57)【要約】

【目的】 各画素の複数の副画素電極によりそれぞれ規定される液晶コンデンサに印加される容量分割電圧の設計自由度を高め、表示性能を高める。

【構成】 液晶表示素子の各画素電極が複数の副画素電極41、42、…に分割され、ギャップG a により互いに分離され、それぞれの副画素電極と第1 絶縁膜 3 を介して少なくとも部分的に対向する制御コンデンサ電極2 は副画素電極41、42、…が対向共通電極6 との間に形成する液晶コンデンサCcc、Ccc、…にそれぞれ直列な制御コンデンサCcc、Ccc、…を形成する。上記副画素電極41、42、…と第2 絶縁膜11を介して部分的に対向する付加コンデンサ電極12が形成され、それによって前記液晶コンデンサCcc、Ccc、…に等価的に並列な付加コンデンサCcc、Ccc、…が接続される。



#### 【特許請求の範囲】

【請求項1】 各画素の領域の一部を占める少なくとも 1つの副画素電極が第2基板上の共通電極と液晶を挟ん で対向して第1基板上に形成された第1絶縁膜上に配さ れ、上記少くとも1つの副画素電極と上記第1絶縁膜を 介して少くとも一部が対向する制御コンデンサ電極が設 けられており、それによって上記少くとも1つの副画素 電極が上記共通電極との間に形成する液晶コンデンサに 直列に接続された制御コンデンサを形成し、上記制御コ ンデンサ電極と上記共通電極との間に駆動電圧が供給さ れるように構成された上記画素を有する液晶表示素子に おいて、上記少くとも1つの副画素電極と第2铯緑膜を 介して対向するように付加コンデンサ電極が形成され、 それによって上記液晶コンデンサに等価的に並列な付加 コンデンサを形成していることを特徴とする液晶表示素 子。

【請求項2】 各画素の領域の一部を占める少なくとも 1つの副画素電極が第2基板上の共通電極と液晶を挟ん で対向して第1基板上に形成された絶縁膜上に配され、 上記少なくとも1つの副画素電極と上記絶縁膜を介して 少くとも一部が対向する制御コンデンサ電極が設けられ ておりそれによって上記少くとも1つの副画素電極が上 紀共通電標との間に形成する液晶コンデンサに直列に接 続された制御コンデンサを形成し、上記制御コンデンサ 電極と上記共通電極との間に駆動電圧が供給されるよう に構成された上記画素を有する液晶表示素子において、 上記少くとも1つの副画素電極と上記制御コンデンサ電 極は一方が他方をほぼ囲むと共に少なくとも周縁で上記 絶縁膜を介して互いに重なるように同心状に配され、そ れによって島状の第1副画素領域とそれをほぼ囲むルー ブ状の第2副画素領域とを規定していることを特徴とす る液晶表示素子。

【請求項3】 上記第1副画素領域は上記第2副画素領域の内側に規定された上記制御コンデンサ電極の領域の一部であり、上記副画素電極は上記第1副画素領域をほぼ囲むループ状に形成されている請求項2記載の液晶表示素子。

【請求項4】 上記第1副画素領域は上記第2副画素領域の内側に配置された上記少なくとも1つの副画素電極であり、上記制御コンデンサ電極は上記少なくとも1つの副画素電極をほぼ囲む領域を有し、上記第2副画素領域を規定している請求項2記載の液晶表示素子。

【請求項5】 上記少なくとも1つの副画素電極とギャップで隔てられたもう1つの副画素電極が設けられ、上記もう1つの副画素電極と上記制御コンデンサ電極とは電気的に接続されている請求項1記載の液晶表示素子。

【請求項6】 上記制御コンデンサ電極は、上記少なくとも1つの副面素電極の周縁部をほぼ囲むと共にその周縁部と重なって形成されている請求項5記載の液晶表示素子。

【請求項7】 上記少なくとも1つの副画素電極は上記 制御コンデンサ電極の周緑部をほぼ囲むと共にその周緑 部と重なるように形成されている請求項5記載の液晶表

2

示案子。

【請求項8】 上記第2絶縁膜は上記少なくとも1つの 副画素電極の上から上記第1基板のほぼ全面に渡って形成されており、その上に上記付加コンデンサ電極が形成されている請求項1記載の液晶表示素子。

【請求項9】 上記もう1つの副菌素電極は上記制御コンデンサ電極と一体に同一面上に形成されている請求項5記載の液晶表示素子。

【請求項10】 上記第2 絶縁膜は上記第1 絶縁膜により兼用されており、上記制御コンデンサ電極と上記付加コンデンサ電極は同一面上に形成されている請求項1記載の液晶表示素子。

【請求項11】 上記もう1つの副画素電極と上記制御コンデンサ電極とは上記第1 絶縁膜に形成したコンタクトホールを通して互いに接続されている請求項5記載の液晶表示素子。

【請求項12】 上記もう1つの副画素電極は上記少なくとも1つの副画素電極と同一面に互いにギャップにより分離されて形成され、上記制御コンデンサ電極は上記ギャップとそのほぼ全長に渡って重なる領域を有する請求項5記載の液晶表示素子。

【請求項13】 上記付加コンデンサ電極は上記行配列 及び列配列のいずれか一方の方向に隣接する上記画素の 上記付加コンデンサ電極に接続される延長部を有してい る請求項1記載の液晶表示素子。

【請求項14】 各画素の領域の一部をそれぞれ占める 複数の副画素電極が第2基板上の共通電極と液晶を挟ん で対向して第1基板上に形成された絶縁膜上に配され、 上記複数の副画素電極と上記絶縁膜を介してそれぞれ少 くとも一部が対向する制御コンデンサ電極が設けられて おりそれによって上記複数の副画素電極が上記共通電極 との間にそれぞれ形成する液晶コンデンサにそれぞれ直 列に接続された制御コンデンサを形成し、上記制御コン デンサ電極と上記共通電極との間に駆動電圧が供給され るように構成された上記画素を有する液晶表示素子にお いて、上記複数の副画素電極は中央の島状の1つを他の 少なくとも1つがほぼ囲むと共に少なくとも周録で上記 絶縁膜を介して互いに重なるように同心状に配され、そ れによって中央の島状の第1副商素領域とそれをほぼ囲 むループ状の第2副画素領域とを規定していることを特 徴とする液晶表示素子。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は画素が複数の副画素に 分割され、多階調表示が可能な液晶表示素子の画素の構 成に関する。

50 [0002]

【従来の技術】この種の従来技術として、米国特許第 4. 840460号(特開平2-12「液晶表示装置の 面素および液晶表示装置における面素のグレースケール を実現する方法」) が公知である。即ち、図1に液晶表 示パネルの1つの画素領域をパネルと垂直に切出して示 すように、ガラスのような透明基板 1 の内面に制御コン デンサ電極2が形成され、その制御コンデンサ電極2の 上から透明基板1の全面に渡って絶縁膜3が形成され る。その絶縁膜3上に4等分割された方形状の副画素電 極4、乃至4、が形成される。これらの副画素電極と間 10 隔をおいて対向して設けられたガラスなどの透明基板 5 の内面に共通電極6が形成され、共通電極6と副画素電 極4: (i=1~4) との間に液晶 7 が封入されてい る。制御コンデンサ電極2、副画衆電極4:及び共通電 植6はITOなどで作られた透明な電極である。このよ うにして1画素は副画素電極41~44と対応して、副 面素F1~F1に4分割される。図2に示すように各副 画素電極41 と制御コンデンサ電極2との間に絶縁膜3 を誘電体とする制御コンデンサCaiが形成され、また副\*

$$V_{LCI} = \frac{C_{CI}}{C_{LCI} + C_{CI}} \cdot V_{i}$$

と表わされる。各制御コンデンサ $C_{11}$ の容量を(1)式のように設定することによって、各液晶コンデンサ $C_{111}$ の両端電圧 $V_{111}$ は

【0005】液晶の光透過が飽和状態となる電圧を V<sub>1</sub>、関電圧をV<sub>1</sub>とすると、図4に示すように面素に 供給する電圧V<sub>2</sub>の大きさによって、液晶コンデンサC 30 L<sub>1</sub> の両端電圧V<sub>1</sub> は以下のような場合が存在する。

- (a) 全ての  $i=1\sim4$  に対し $V_{LC1}=0$  の場合。このとき $V_L=0$  である。
- (b)  $V_{LC1} = V_{I}$  ,  $V_{LC2} = V_{L}$  の場合。 $V_{LC3}$  、 $V_{LC4}$  は $V_{L}$  以下である。この時の供給電圧 $V_{I}$  を $V_{LL}$ で表わす。
- (c) V<sub>1</sub>(c<sub>2</sub> = V<sub>e</sub> , V<sub>1</sub>(c<sub>3</sub> = V<sub>1</sub> の場合。この時の供給 電圧 V<sub>2</sub> を V<sub>2</sub> で 表わす。

$$C_{c1}>C_{c2}>C_{c3}>C_{c4}$$
 (1)

となるように、制御コンデンサ電極2の各副國素電極4 : と重なる面積が調整されている。

【0003】制御コンデンサ電極2は図1の画案と隣接して透明基板1上に形成されている薄膜トランジスタ(TFT)8のドレイン電極Dに接続されている(図2)。制御コンデンサ電極2と共通電極6との間には所定の電圧V。がTFT8を介して供給される。TFT8がオンに制御されたとき、各副画素F。において供給電圧V。は制御コンデンサCciの両端電圧Vciと液晶コンデンサCciの両端電圧Vciと液晶コンデンサCciの両端電圧Vciと液晶コン

(2)

- %(d)  $V_{LC3} = V_{E}$  ,  $V_{LC4} = V_{L}$  の場合。この時の $V_{\bullet}$  を $V_{\bullet 3}$ で表わす。
  - (e)  $V_{LE4} = V_{\ell}$  の場合。この時の $V_{\bullet}$  を $V_{\bullet}$ 、で表わす。

【0006】供給電圧V.,は、

$$V_{*1} > V_{*2} > V_{*3} > V_{*4} > 0 \tag{4}$$

である。供給電圧V。の大きさを変化させてS格調表示が行われる。

[0007]

【発明が解決しようとする課題】従来の技術では、副画素  $F_i$  において、画素に供給する電圧  $V_e$  が $V_{ij}$  のとき、液晶コンデンサ $C_{ici}$  の両端電圧 $V_{ici}$  は液晶の光透過が飽和する電圧  $V_e$  に等しくなるように設定される。即ち、

【0008】 【数2】

$$V_{1C1} = \frac{C_{C1}}{C_{1C1} + C_{C1}} \cdot V_{a1} = V_{U}$$
 (5)

各制御コンデンサCc、はその容量が(S) 式を満足するように、副画素電極4, と重なる面積が設定される。(5) 式からわかるようにある副画素4, の液晶コンデンサVcc、に印加される電圧を非常に小さくするには対応するその制御コンデンサCc、の容量を小さくしなければならない。即ち副画素電極4, と重なる制御コンデンサ電極2の面積を小さくする必要がある。しかしながら、この重なる面積が小さくなればなるほど(上述の例ではCcの重なる面積が最も小さい)、バターンずれなどによる

副画素電極 $4\iota$   $\sim 4\iota$  と制御コンデンサ電極2の重なる面積のばらつきによって容量値 $C\iota$  の誤差が大きくなる。液晶コンデンサ電圧 $V\iota$  に、は光透過の飽和電圧 $V\iota$  に対する偏差が大きくなり、このため多階調表示の誤差が大きくなり、表示品位が著しく低下する問題があった。

2の面積を小さくする必要がある。しかしながら、この 【0009】また、副画素電極4、は画素電極を単に行 重なる面積が小さくなればなるほど(上述の例ではCcc 方向及び列方向に分割して形成しているので、副画素が の重なる面積が最も小さい)、パターンずれなどによる 50 1つのみオンとなっている状態と複数の副画素がオンと

なっている状態ではオン領域の中心が異なり、表示画像 の品質が良くなかった。この発明の第1の目的は制御コ ンデンサ容量の製造ばらつきの影響による多階調表示品 位の低下が少ない液晶表示素子を提供することである。

【0010】この発明の第2の目的は画素のオン領域が 増減してもその中心が移動せず、画像表示品位の優れた 液晶表示素子を提供することである。

#### [0011]

【課題を解決するための手段】この発明の第1の観点に よれば、各画素を構成する複数の互いに分離された副画 10 素電極が液晶を挟んで第2基板上の共通電極と対向して 第1基板上に配され、それら間に液晶コンデンサを形成 し、副画素電極の少くとも1つと第1絶縁膜を介して対 向する制御コンデンサ電極が第1基板と副画素電極の間 に設けられており、それによって上記少くとも1つの副 画素電極が上記共通電極との間に形成する液晶コンデン サに直列に接続された制御コンデンサを形成し、上配制 御コンデンサ電極と共通電極との間に駆動電圧が供給さ れるように構成された画素を有する液晶表示素子におい て、この発明では、上記少くとも1つの副画素電極と第 2 絶縁膜を介して対向するように付加コンデンサ電極が 形成され、それによって上記液晶コンデンサに等価的に 並列な付加コンデンサを形成している。

【0012】この発明の第2の観点によれば、各画素を 構成する複数の互いに分離された副画素電極が液晶を挟 んで第2基板上の共通電極と対向して第1基板上に配さ れ、それら間に液晶コンデンサを形成し、副画素電極の 少くとも1つと第1絶緑膜を介して対向する制御コンデ ンサ電極が第1基板と副画素電極の間に設けられてお り、それによって上記少くとも1つの副画素電極が上記 共通電極との間に形成する液晶コンデンサに直列に接続 された制御コンデンサを形成し、上記制御コンデンサ電 極と共通電極との間に駆動電圧が供給されるように構成 された画素を有する液晶表示素子において、この発明で は、上記複数の副画素電極は、中央副画素領域と、その 周囲をほぼ同心状に囲む少なくとも1つのループ状副画 素領域を規定するように形成されている。

#### [0013]

【作用】この発明の第1の観点によれば、制御コンデン サと直列に接続された液晶コンデンサに対して等価的に 40 並列に付加コンデンサが接続されるので、制御コンデン\*

$$V_{1C1} = \frac{C_{C1}}{C_{LC1} + C_{S1} + C_{C1}} \cdot V_{A}$$
 (6)

で表わされる。従来例では液晶コンデンサ電圧Viciを 設定するのを、制御コンデンサ容量Cciの調整のみで行 っていたが、この発明では付加容量でよの調整が併用さ れる。例えばコンデンサCιι の両端電圧 Vιι が V ici ~ Vici の中で最も小さく設定される場合、Cciが \*サ電極及び付加コンデンサ電極のいずれの面積を変化さ せてもその液晶コンデンサを構成する液晶に印加される 容量分割電圧を制御することができ、それだけ画素の設 計の自由度が大となる。

6

【0014】この発明の第2の観点によれば、各画素を 構成する副画素が互いに同心状に配置されるので、副画 素の表示状態を変化させてもオン領域の中心は画素のほ ば中心に固定されており、表示画像の品質を改善でき る。

### [0015]

【実施例】この発明の実施例をその1面素領域を切出し て図5に示し、図1と対応する部分に同じ符号を付し、 重複説明を省略する。この実施例においては、制御コン デンサ電櫃2は副画素電櫃相互間の十字ギャップGaと 全長に渡って重なると共に、この例ではほぼ長方形の画 素領域の四隅をそれぞれ所定の大きさ除去した太十字状 にITOで形成される。従って副画素電極間のギャップ においては制御コンデンサ電極2に与えられる電圧によ り液晶が駆動される。この発明の第1の観点によれば、 付加コンデンサ電極12と副画素電極4。(i=1~ 4) との間に絶縁膜11を誘電体とする付加コンデンサ Csiが図6に示すように形成される。即ち、十字のギャ ップGaで互いに分離された副画素電標4c~4c上に 窒化シリコン (SIN:) などの絶縁膜11を介して付 加コンデンサ電極12が、この例ではアルミニウムでU 字状に形成される。 U字状の付加コンデンサ電極12は これら副画素電極41~41上を順次通過していくよう 形成されている。更に各行のそれぞれの画素の付加コン デンサ電極12は図示しない配線により順次接続され、 液晶表示素子の動作時に一定の電位が与えられる。

【0016】図5の画素の電気的等価回路は図7に示す ように表わされる。即ち、付加コンデンサCsiは図示し てない配線により一定電位に保持されるため、等価的に は液晶コンデンサCcci と並列に接続されている。制御 コンデンサ電極2と共通電極6との間に印加される駆動 電圧V。は制御コンデンサ容量Cciと、液晶コンデンサ 容量 Cici 及び付加コンデンサ容量 Csiの合成容量 C ic: +Csiとにより分圧され、液晶コンデンサCici に 印加される電圧Viciは

【数3】

[0017]

(6) 式のCci/(Ccci + Csi + Cci) の値がi=1~ 3の場合より最も小さく設定される。このように付加コ ンデンサ С 11 を併用すると、制御コンデンサ容量 C c; は 従来のようにあまり小さくせず、製造ばらつきの影響が 問題にならない程度にとどめられる。付加コンデンサ電 

画素電極 4 、と重なる面積があまり変らないようにして 容量値の製造ばらつきを小さく抑えるのが望ましい。

【0018】太十字状制御コンデンサ電極2は副画素電極相互間のギャップと重なっているので、これらのギャップ上の液晶には、制御コンデンサ電極2と共通電極6との間に印加される電圧V。が絶縁膜3、11と液晶7とで分圧され、電圧V。の大きさによって、この液晶部分を光透過或いは光遮断の状態に制御し、副画素電極と同様に多階調表示に寄与するようにする。これにより画素の閉口率が向上される。

【0019】なお、制御コンデンサCc1~Cc1のうち、最大容量を形成する副画素電極41の領域の液晶には最大の電圧が印加されることになる。画素に供給される電圧V。を一定とした時に、この最大電圧をできるだけ大とするには制御コンデンサ電極2は副画素電極41の全面と対向して重なる形状にすればよいが、副画素電極41の全面と対向して重なる形状にすればよいが、副画素電極41と制御コンデンサ電極2とを電気的に接続することもできる。後述の実施例はこの場合に当り、制御コンデンサCc1の容量を無限大にしたのと等価である。その場合は制御コンデンサ電極2と副画素電極41との重なりは20任意でよく、重なりが無くてもよい。

## 電圧対透過率特性の設計

副画素 F1、~F1の電圧対透過率特性を上述のように付加コンデンサ容量 C31と制御コンデンサ容量 Cc1とにより制御することによって、画素全体の透過率特性を設計する自由度が増え、種々の好ましい特性を得ることができる。

(イ) 副画素 $F_1 \sim F_1$  の特性を図8のAのように電圧 軸の方向に間隔をあけて設定することにより、画素の総 合特性を図8のBのように階段状にすることができる。

(ロ) 副画素F<sub>1</sub> ~ F<sub>4</sub> の特性を図9のAのように、副 画素 F: の光透過率が90%となるときの印加電圧 V. と副画素 Fi-1 の光透過率が10%となるときの印加電 圧V。とが等しくなるように副画素F、~F、の特性を 設定すれば、画素の総合特性は図9のBに示すように直 線状となり、その傾斜を副画素に分割しない場合より緩 やかにすることができる。このようにすると、各副画素 F, の図9のAにおける直線からの透過率の偏差は、図 9のBの総合特性においては結果としてより小さく圧縮 された特性となり直線性が改善される。また画素の総合 特性の直線領域も、図9のAにおける個々の特性より広 くなる。このため通常液晶表示兼子をビデオ信号の表示 器として用いるとき、印加電圧値を調整して直線性を補 正する所謂ァ(ガンマ)補正が不要となる。また電圧対 透過率特性が緩やかであるため、ビデオ表示等を行なう とき、ソースパスに信号を供給する駆動ICの出力偏差 に対するマージンを大きくできる。図9のAに示すよう にそれぞれの副面素の電圧対透過率特性を設定すると、 図9のBに示すように面素の透過率が飽和する電圧を図 8のBの場合より低く抑えられ、より低電圧駆動が可能 50

となる。

(ハ) カラー表示用のTN形液晶表示素子の本質的な特性として旋光分散に基づいてR、G、Bの各色毎に面素の電圧対透過率特性が図10のAに示すように異なることが知られているが、この発明によれば、画素の電圧対透過率特性の設計の自由度が増えたため所望の特性に設計するのが容易となり、図10のBのように各色ともほぼ同じ特性に補正できる。なおこの補正は画素が副画素に分割されない場合でも、制御コンデンサ容量 $C_c$ と付加容量 $C_s$ とにより液晶コンデンサ電圧  $V_{1c}=V_{1c}$ C、 $C_{1c}+C_s+C_c$ )を各色毎に調整できるので、上記と同様の補正が可能である。

8

【0020】これ迄の説明では画素を4個の副画素に分 割する場合を示したが、一般にはn(2以上の整数)個 に分割できることは明らかである。この発明の第2の觀 点によれば、各画素を分割した複数の副画素の領域を互 いに同心状に配置する。例えば、図5と対応するものに 同じ符号を付けて図11に示すように、【TOの画素電 極は方形ループ状のギャプGaにより2つの方形ループ 状副画素電極41.42 に同心状に分割されている。副画 素電極4」の中央は方形窓Wが形成されている。制御コ ンデンサ電極2は図12に示すように、副画素電極41 のほぼ半分の領域とは重ならないように穴2 a が形成さ れ、その穴2a以外で副画素電極41.42及び方形窓W と絶縁膜3を介して対抗するよう画素のほぼ全領域に渡 ってITOにより形成されている。この例では中央窓W において絶縁膜3を介して電気的に露出される制御コン デンサ電極2の領域は副画素領域F: を規定する。従っ て、制御コンデンサ電極2と共通電極6との間に印加す る駆動電圧Vaを増加していくと、最初に中央窓Wの副 画素領域F」がオンとなり、次に副画素電極4」が規定 する副画素領域F2が追加的にオンとなり、最後に副画 素電極4.が規定する副画素領域F。が追加的にオンと なる。このようにオン領域が増減してもそのオン領域の 中心位置は画素のほぼ中央に固定しているため、各画素 がこのように構成された液晶表示素子によれば人間の視 覚にとって見易い画像を表示でき、また図1のように画 素電極を行方向及び列方向に分割した場合に比べて画像 の表示品質が良いことが実験で確かめられた。

### 0 他の実<u>施例</u>

各画素を2つの副画素で構成し、第1の副画素電極を制御コンデンサ電極に接続した場合のこの発明の第1と第2の観点の組み合わせによる実施例の平面図、そのAーA断面図及びBーB断面図を図13、図14及び図15に、図5、図6と対応する部分に同じ符号を付して示す。透明基板1上に島状に遮光層13が形成される。遮光層13はTFTに光が入射しないようにするものである。透明基板1及び遮光層13上に酸化シリコン(SiO2)のような絶縁膜14が形成され、その上にループ状の制御コンデンサ電極2がITOなどにより形成され

る。制御コンデンサ電極2及び絶縁膜14上に酸化シリ コンのような絶録膜15が形成され、その上にITOな どによりソースパス21、ソース電極21a、ドレイン 重極22、副画素電極41,42が形成される。副画素 電極41 は制御コンデンサ電極2上の絶縁膜15に形成 されたコンタクトホール15Hにおいて、制御コンデン サ重極2に接触して形成され、互いに導通状態とされ る。また副画素電極41 はTFT8のドレイン電極22 迄延長され、互いに連結される。ソース電極21a及び ドレイン電極22にまたがってアモルファスシリコンな どの半導体層23が形成される。半導体層23及び副画 素電極 41 , 42 上にまたがって窒化シリコン (SiN 』) などのゲート絶縁膜24が形成され、その上に例え ばアルミニウムによりゲートパス25、ゲート電極25 a、付加コンデンサ電極12が同時に形成される。

9

【0021】上述のようにTFT8、副画素電極4c. 4. 等が形成された透明基板1は共通電概6が内面に形 成されている透明基板5と対向して配され、それらの基 板間に液晶7が封入される。ソースパス21とゲートバ ス25の交叉部、及びソースバス21と付加コンデンサ 電極12の交叉部には島状半導体層23a及び23bが ゲート絶縁膜24の下に積層して形成され、絶縁性を高 めている。ゲートパス25とソースパス21の交叉点の 近傍にTFT8が形成される。左右のソースパス21及 び上下のゲートパス25で囲まれた領域内に小面積の副 画素電極4: と大面積の副画素電極4:が形成される。制 御コンデンサ電極2は副画素電極4: の周縁部を囲むと 共にその周縁部と重なってループ状に形成される。副画 素電極41 と制御コンデンサ電極2とは既に述べたよう にコンタクトホール15 Hで互いに電気的に接続され

【0022】副画素電極41に接続された制御コンデン サ電極2は副画素電極42を囲んで同心状に配置されて いるので、液晶表示素子の駆動時にTFT8を通してあ る電圧V。が与えられた時にまず副画素4: を囲む制御 コンデンサ電極2の領域(副画素4、領域も含む)がオ ン (光透過) となり、電圧 V. をそれより所定値だけ高 くすると更に副画素4.の領域もオンとなる。前述のよ うに画素の表示領域を同心的に制御すると図5のように 副画素を縦、横に配置した場合より表示品位がよい。

【0023】付加コンデンサ電極12はゲート絶縁膜2 4を介して副画素電極4.上に形成されている。付加コ ンデンサ電極12はこの実施例ではH字状をしており、 その水平部12Cが制御コンデンサ電極2のほぼ中央を 水平に横切って延び、その両端部にそれぞれ垂直部12 A、12Bが設けられている。垂直部12A、12Bは 制御コンデンサ電極2の側縁と重なって延びている。水 平部12Cは両端が延長されてゲートパス25の延長方 向に隣接する画素の付加コンデンサ電極12と接続され ている。液晶表示素子の動作時には全ての画素のこれら 50

付加コンデンサ電極12は水平部12Cの延長端に一定 の直流電圧を与えることによりあらかじめ決めた一定電 位に保持される。制御コンデンサ電極2は、副画素電極 41, 42 間のギャップGaと重なるように配される。

10

【0024】制御コンデンサ電極2と副画素電極4:と の間に制御コンデンサCczが形成されるが、制御コンデ ンサ電極2と副画素電極4. とは電気的に短絡されてい るので、制御コンデンサCciは形成されない(或いはC c. は形成されているが両端が短絡されていると見ること もできる)。付加コンデンサ電極12と副画素電極42 との間に付加容量Cs2が形成される。この例では、副画 素電極4』と付加コンデンサ電極12との間に直接付加 容量Csiを形成せず、代りに制御コンデンサ電極2(副 画素電極41 と接続されている)と付加コンデンサ電極 12との間に形成される。副画素電極41と共通電極6 との間に液晶コンデンサCicitが、副画素電極間のギャ ップGaと対向する制御コンデンサ電極2と共通電極6 との間に液晶コンデンサCccoが、また副画素遺伝4: と共通電極6との間に液晶コンデンサCicc がそれぞれ 形成される。従って図13,図14及び図15の実施例 における画素の電気的等価回路は図16に示すものとな

【0025】図13の例では、制御コンデンサ電極2が 副画素電極42 の周録部と重ねられる寸法は12μm程 度であるが、もし従来例のように付加容量を併用しない 構成にすると、この重ねられる寸法は例えば 1.5μπ 程 度と極めて小さくする必要があり、パターンずれなどに 対する製造マージンが取れなくなる。図13から分るよ うに、付加コンデンサ電極12の垂直部12A、12B はその幅方向の中間において制御コンデンサ2の両側縁 と重なっているので、付加コンデンサ電極12の上下及 び左右方向の製造上の位置ずれに対しては、副画素電極 42 と重なる面積及び制御コンデンサ電極2 (副画素電 極41 と接続されている)と重なる面積は共にほとんど 変化しない。従ってパターンずれなどによる製造ばらつ きに対し付加コンデンサ容量Csi, Cs:はほぼ一定に保 たれる。なおこの付加コンデンサCsi, Csiは信号電荷 保持のための蓄積容量として作用するものであり、リー ク電流が増大する高温動作での表示の安定性向上などに 40 奇与する。

【0026】図13、図14及び図15においては副画 素重極42 を囲むように制御コンデンサ電極2が形成さ れているが、図13に対応するものを図17に簡略化し て示すように、制御コンデンサ電極2を島状に中央に配 置し、その周線と重なりかつ囲むように副画素電極4: を形成してもよい。その場合は印加電圧Vaを増加して いくと中央の副画素領域がオンとなり、次にその外周の 副画素領域もオンとなる。

【0027】更に、図18に断面でのみ示すように、図 13. 図14及び図15の実施例におけるTFT8のソ

一ス電極21a及びドレイン電極22を制御コンデンサ 電極2と同じ層に形成し、副画素電極4」と制御コンデ ンサ電極2を連続した一体構造に形成することもでき る。図13、図14及び図15の実施例では副画素電極 4: の上に付加コンデンサ電極12を設けたが、図19 及び図20に示すように副画素電櫃41、42の下の制 御コンデンサ電極2と同じ面に設けてもよい。即ち、図 19及び図20に示す実施例においては図13における 方形ループ状の制御コンデンサ電極2の一部を除去して 通路2Aを形成し、その通路2Aを変形H形付加コンデ ンサ電極12の水平部12Cが通され、H形電極12の 垂直部12Aと12Bはそれぞれ方形ループ状電極2の 外側と内側に配置されている。またこの実施例において は副画素電極4 はその両側線が制御コンデンサ電極2 の側縁及び付加コンデンサ電極12と重なるように形成 され、かつほぼ長方形の副画素電極42 の長側辺と間隔 Gaをおいて平行にほぼ全長に沿って延びている。H状 付加コンデンサ電極12の垂直部12Aはその両端が延 長されそれぞれ上下に隣接する画素の付加コンデンサ電 極の垂直部12Aに接続され、液晶表示素子の動作時に 20 は付加コンデンサ電極12は一定の電位に保持される。 この実施例におけるそれぞれの容量の接続等価回路も図 16に示すものと全く同じになる。

【0028】上述した各実施例においてはすべての副画 素電板  $4_1$  ,  $4_2$  , …に対しそれぞれ付加コンデンサCs1, Cs2, …を設けた場合を示したが、場合によっては 少くとも1つの副画素電極には付加コンデンサを接続し なくてもよい。例えば図13、図14及び図15に示す 実施例において付加コンデンサCstを省略した実施例を 簡略化して図21、図22及び図23に示す。この実施 例においては付加コンデンサ電優12はほぼ長方形の副 画素電極 4 2 の一側緑部とゲート絶縁膜 2 4 を介して策 なるようにゲートパス25と平行に同じ材料(例えばア ルミニウム)で同時に形成されている。副画素電極41 は図13. 図14及び図15の実施例と同様に絶縁膜1 5に形成されたコンタクトホール15Hを通して制御コ ンデンサ電極2に接続されている。制御コンデンサ電極 2は付加コンデンサ電極12と互いに重なっておらず、 従ってこの実施例においては副画素電極4、には付加コ ンデンサが接続されていない。この実施例の画素の電気 40 的等価回路は図16において付加コンデンサCs1を除去 したものと同一である。

【0029】同様に図19、図20に示す実施例におい て付加コンデンサCsiを除去した実施例を簡略化して図 24、図25及び図26に示す。この実施例では付加コ ンデンサ電極12はITOにより制御コンデンサ電極2 と同じ面に同時に形成され、副画素電極4』と重なるよ うにソースパス21と同じ方向に延長されている。副画 素電極 4. は絶縁膜 1.5 に形成されたコンタクトホール 15Hを通して胡御コンデンサ電極2に接続されている 50 る画素構成を示す斜視図である。

が付加コンデンサ電視12とは互いに重ならない。従っ て副画素電極4:には付加コンデンサが接続されておら ず、画素の電気的等価回路は図16において付加コンデ ンサCsiを除去したものと同一である。

【0030】前述のようにこの発明の第1の観点の原理 による付加コンデンサの効果はその付加コンデンサが接 続される副画素電極に対する制御コンデンサの設計自由 度を高める点にある。従って図21、図22及び図23 の実施例及び図24、図25及び図26の実施例から明 らかなように制御コンデンサが直列に接続されない副画 素電極に対してはこの発明の原理を適用できないので、 付加コンデンサを設けなくてもよい。しかしながら付加 コンデンサを接続することにより液晶コンデンサの容量 が増加し、それだけ電荷を多く蓄積できるので周知のよ うに高温におけるリーク電流の増大に対し電圧低下を遅 くする効果が得られる。

[0031]

【発明の効果】以上説明したように、この発明の第1の **観点によれば複数の副画素のうち少くとも1つの副画素** F: においては従来の制御コンデンサCa と共に付加コ ンデンサCsiが液晶コンデンサCitiの両端電圧Viti を決定するのに用いられ、その副画素の電圧対透過率特 性の設計自由度がそれだけ増加する。このため制御コン デンサ電極 2 はパターンずれなどによる容量誤差の影響 が問題になるほど、副画素電櫃4: と重なる面積を小さ くする必要がなくなり、各液晶コンデンサ電圧Vェҁ」を 従来より精度よく設定することができる。このため画素 の多階調表示を従来より正確に行うことができ、表示品 位を向上できる。この付加コンデンサの併用によって各 副画素の電圧対透過率特性を精度よく設定することがで きるので、画素の総合的な電圧対透過率特性の直線性を 向上することが容易となり、直線性補正のため従来行っ ていた所謂ィ補正が不要となる。また同じ理由からカラ 一TN形液晶表示素子における旋光分散に起因する、色 の異なる画素間の電圧対透過率特性のずれを容易に補正 できる。

【0032】この発明の第2の観点によれば、各面素は 複数の副画素が同心状に配置されるように構成されるの で画像の表示品質を高めることができる。

【図面の簡単な説明】

【図1】従来の液晶表示素子における画素構成を示す斜 視図である。

【図2】図1の各電極間に形成される静電容量を示す図 である.

【図3】図1の画素の電気的等価回路を示す図である。

【図4】図1の副画素F, (i=1~4) における印加 電圧V。対液晶コンデンサ電圧Vィҁ。 特性を示す図であ

【図5】この発明の第1の観点にもとずく実施例におけ

【図6】図5における各電極間に形成される静電容量を 示す図である。

【図7】図5の函素の電気的等価回路を示す図である。

【図8】Aは図5の各副画素の電圧対透過率特性の一例を示す図であり、BはAの総合電圧対透過率特性を示す図である。

【図9】Aは図5の各副画素の電圧対透過率特性の他の例を示す図であり、BはAの総合電圧対透過率特性を示す図である。

【図10】AはTN形カラー液晶表示素子におけるR、G、Bの各面素の一般的な電圧対透過率特性を示す図であり、Bはこの発明の液晶表示素子におけるR、G、Bの各面素の電圧対透過率特性の一例を示す図である。

【図11】この発明の第2の観点にもとずく画素構成の 実施例を示す斜視図である。

【図12】図11における制御コンデサ電極の平面図である。

【図13】この発明の他の実施例の要部を示す平面図で

ある.

【図14】図13のA-A断面図である。

【図15】図13のB-B断面図である。

【図16】図13、図14及び図15の画素の電気的等 価回路を示す図である。

14

【図17】図13に対応する変形実施例を簡略化して示す平面図である。

【図18】図13、図14及び図15の実施例の変形例を示す断面図である。

0 【図19】この発明の更に他の実施例を示す平面図である。

【図20】図19のA-A断面図である。

【図21】更に他の実施例の平面図である。

【図22】図21におけるA-A断面図である。


【図23】図21におけるB-B断面図である。

【図24】更に他の実施例の平面図である。

【図25】図24におけるA-A断面図である。


【図26】図24におけるB-B断面図である。

【図1】




[図3]

FIG. 3




[図2]


FIG. 2



[図6]


FIG. 6







[図8]


[図12]










[図9]





[図10]







【図11】


[図13]

FIG. 13






【図14】




【図16】

[図18]




[2]19]

FIG. 19




[20]

FIG. 20




【図22】

[图24]



【図25】



[図26]

FIG. 26

